Есть несколько теоретических вопросов по организации памяти.
№1 Если количество логических банков в каждой микросхеме памяти равно 4 (то, что сам видел), то количество физических банков зависит от от общей разрядности всех микросхем памяти на модуле и один банк будет иметь разрядность 64bit. То есть планка памяти, состоящая из 4х м/с с организацией 16Mx16bit (128Mb) - это один физический банк (16bit x 4 = 64bit). Если я допаиваю еще 4 таких м/с на планку, получаю 256Mb на 2 физических банка. По краиней мере это у меня получилось на практике. При первом запуске с напаяными м/с получил 128Mb, но после правки в SPD параметра Number of DIMM Rank (SPDTool) с 2 на 3 (я так понимаю что это и есть количесво активных банков) завелись все 256Mb.
Далее - беру модуль 256Mb на 8 м/с с организацией 32Mx8bit (опять же один банк) и допаиваю на вторую сторону еще 8 таких же м/с. Получаю 2х банковый модуль на 512Mb (опять же после правки в SPD того же параметра). И этот бутерброд у меня нормально оттестился. Собственно вопрос: правильно ли я понял насчет организации памяти и зависимости количества физических банков от разрядности микросхем? Если нет, то, пожалуйста, скажите где, а главное почему я не прав.
№2 Имеется модуль 256Mb из 8ми м/с 32Mx8bit. Явно сдохла одна м/с - просажена линия CAS на землю. Может быть есть еще дохлые м/с, но вопрос в другом. Исходя из предыдушего вопроса, этот модуль не получится уполовинить отпаиванием половины м/с. В результате получится, что ширина всего 32bit и работать он не будет. Правильно?
№3 Можно ли набрать 2х сторонний модуль 512Mb из 16 м/с 16Mx16bit (хотя сейчас нет в наличии модулей с подходящей разводкой - она вроде разная для 16Mx16bit и для 32Mx8bit)? Это же получится 4 физических банка, если я правильно понимаю?
Просьба сильно не пинать. Давно пытаюсь понять как оно все устроено и работает, но чем дальше углубляюсь, тем сильнее запутываюсь
ЗЫ. Статьи ixbt читал и теперь еще внимательно перечитываю.
Есть несколько теоретических вопросов по организации памяти.
№1 Если количество логических банков в каждой микросхеме памяти равно 4 (то, что сам видел), то количество физических банков зависит от от общей разрядности всех микросхем памяти на модуле и один банк будет иметь разрядность 64bit. То есть планка памяти, состоящая из 4х м/с с организацией 16Mx16bit (128Mb) - это один физический банк (16bit x 4 = 64bit). Если я допаиваю еще 4 таких м/с на планку, получаю 256Mb на 2 физических банка. По краиней мере это у меня получилось на практике. При первом запуске с напаяными м/с получил 128Mb, но после правки в SPD параметра Number of DIMM Rank (SPDTool) с 2 на 3 (я так понимаю что это и есть количесво активных банков) завелись все 256Mb.
Далее - беру модуль 256Mb на 8 м/с с организацией 32Mx8bit (опять же один банк) и допаиваю на вторую сторону еще 8 таких же м/с. Получаю 2х банковый модуль на 512Mb (опять же после правки в SPD того же параметра). И этот бутерброд у меня нормально оттестился. Собственно вопрос: правильно ли я понял насчет организации памяти и зависимости количества физических банков от разрядности микросхем? Если нет, то, пожалуйста, скажите где, а главное почему я не прав.
№2 Имеется модуль 256Mb из 8ми м/с 32Mx8bit. Явно сдохла одна м/с - просажена линия CAS на землю. Может быть есть еще дохлые м/с, но вопрос в другом. Исходя из предыдушего вопроса, этот модуль не получится уполовинить отпаиванием половины м/с. В результате получится, что ширина всего 32bit и работать он не будет. Правильно?
№3 Можно ли набрать 2х сторонний модуль 512Mb из 16 м/с 16Mx16bit (хотя сейчас нет в наличии модулей с подходящей разводкой - она вроде разная для 16Mx16bit и для 32Mx8bit)? Это же получится 4 физических банка, если я правильно понимаю?
Просьба сильно не пинать. Давно пытаюсь понять как оно все устроено и работает, но чем дальше углубляюсь, тем сильнее запутываюсь
ЗЫ. Статьи ixbt читал и теперь еще внимательно перечитываю.
Upd