Китаец WS102-I нет clk, нет reset.
Состав:
Мультик - WCPE775
Мосты - Intel NH82801GBM + Intel QG82945GSE
Проц. - Intel N270
Нет запуска.
На материнке надпись: T24 ver:B.
Плата после горе мастеров - раздутый и слипшийся по питанию север. мост (заменил новым но не проверенным).
Результат: вставляем питание (без батарейки) оживает мультик начинает читать биос (беспрерывно). Нажимаем на питание (после на кнопку реагирует коротким загоранием bat но не выключает при длительном нажатии) - все питания оживают и в норме, далее тишина - ничего не греется (тёплое без радиатора) LPC шина не появляется, ресет с южного всегда 0. микросхемка последующего ресета в норме, после неё тоже 0, на южном кварц работает + найден уже логический сигнал часов, на клокере - кварц работает, клоков никаких нет, ни каких начальных обменов нигде нет.
Вот главное вопрос: кто должен быть первым?, юг опросить LPC или наоборот мультик и когда должен выдаться reset, или сначала должен появится clock?
Помогите разобраться в виновнике и первопричине.
Прошивка и настройка BIOS, переделка и ремонт материнских плат, БП, видеокарт, HDD.
ROM.by 2002-2019 © apple_rom
Дополню ситуацию. Попробовал прошить биос от А110 - в результате на кнопку вкл. реагировать перестаёт но появляется на контр. точке (30 вывод мульта) клок в 20МГц. с родной его нет. Возможно живой BIOS решит проблему. Может у кого завалялся от похожего аппарата - поделитесь пожалуйста.
Вы свою прошивку выложите, интересно посмотреть.
На мой взгляд там ничего необычного. Вот если бы китайцы контрольную сумму удосужились приклеить;)
Вот именно - ничего необычного. Редактором открывается, не ругается, структура не искажена.
Вашу тему на мониторе я видел. Уточните, про какой RESET ведете речь и где его смотрите.
Ориентируюсь по схеме от асера. На китайце ещё есть ресет возле самого мультика для него, при включении - он работает. А дальше ресет с южного PLT RST он на нуле и командует микр. ресета после нее уже расходится повторённый по всей мамке и на мультик заходит тоже. Поэтому никак не могу понять кто должен быть первым мультик или мост. Или пока нет PLT RST мультик всё-же должен пообщаться с мостом?
Дополню тот ресет что для мультика он приходит на 14 ногу и похоже на PWROK поскольку возле моста эта схема не наблюдается.
Я бы повременил искать PLTRST#, т.к. он "отпускает" почти в самом конце старта.
Вы пишите, что все питания поднимаются и в норме. А вот на осцилляторе ничего нет, кроме генерации на самом кварце. На платах с ICH7 попадалось 2 варианта, в зависимости от осциллятора: нет генерации даже на кварце или есть только на нем. Пока на генератор не придет VR_PWRGD.
В зависимости от реализации идет или напрямую с ЮМ или с ШИМ CPU_CORE и ЮМ, или, как вариант - сумма всех повергудов. Т.е. пока питание не гуд (по мнению схемы) - генерации не будет, зачем молотить напрасно. Проверьте это.
А LPC при этом тоже молчит? -Просто один товарищ сказа что клоки будут только после общения мультика с мостом... Хотя осциллятор по-моему как-раз мультиком и управляется.
Сказал же кем - ЮМ и / или WRM CPU_CORE.
Если нет LPC_CLK то что можно ожидать на шине LPC?
Постоянное общение EC с флешкой - нормальное состояние. При вычитке основного биоса характер осциллограммы на 2 и 5 ногах флешки на пару секунд изменится, а потом станет по старому.
Вы не поняли, я имел ввиду шину, данные для клока идут с моста всегда или может и мульт ним командовать. А отсутствие с клока сигнала LCLK_EC для мультика меня сразу насторожило LPC_CLK такого в асере обозначения не нашёл... Не знал что это жизненно для LPC. (Совсем запутался в ногах - у асера клокер в квадратном корпусе у китайца - прямоугольник;) На клокере PWRGD 0 - это on или off?
Думаю, для клокера "0" - запрет.
Отправить комментарий