Тогда в любом случае
Вопрос про сигналам...
- мдаааа... просто наверно очень стабильный генератор ну
- Во, до чего люди додумались: http://www.asuscom.ru/news/23.shtml Кочегарка полная! Но Тулик на
- Именно так! Вот поэтому правильно указывать частоту шины,
- Канешно не прикращается тактовые сигналы BCLK/BCLK#!!! т.е.
- я не понял что ты етим хотел
- я не понял что ты етим хотел
- На счет обмена с периферией я, пожалуй, поторопился...
- ладно не сердись :twisted: ... блин я
- Читай внимательней, плизе. И не торопись делать выводы.
- ето не так- пропускная способность зависит и
- Пропускная способность всегда указывается как пиковая. :) Но
- их(сигналов) не 4 (для шины данных) а
- От этих AGP и DDR сплошная путаница пошла
- Благодаря тебе... bclk и сторобы связаны
- Почти в точку. Только частота шины и тактовая
- я тоже разобрался.... там и средняя точка
- По вопросу о DDR: http://www.computer-museum.ru/technlgy/ddrsdram.htm
- Пожалуйста, если помог. По процам Intel -
- Artur очень благодарствую!!! я понял!!! вопрос не
- Сравнивать с DDR как-то не с руки.
- т.е. данные передаются один раз на один такт
- Немного туманно написал про DDR... В
- И в P7 тоже самое. Но из-за высоких
- Элементарно, Ватсон... :D Вот, что пишет по
- 1.Короче я понял данные при двух частотах
- Какое переключение шины, господа? Это обычный вход
- Y-33 CLKREF BCLK/#CLKEF ---ПИТАНИЕ 1.25 вольта. Через эту
- Тогда в любом случае
- Ну не знаю - мая рабочая ВЕ6
- скажу одно P7 работает с обыкновенной Sdram
- Спасибо. Поищу подобную память.
- Alexey B У меня Kingston (usa) KVR133X64C2/256
- Исполняет-исполняет! И еще какую!! Задает среднюю точку
- Извините, не в тему, но всё-таки: а какую
Прошивка и настройка BIOS, переделка и ремонт материнских плат, БП, видеокарт, HDD.
ROM.by 2002-2019 © apple_rom
Тогда в любом случае говорить о FSB=200MHz - неверно. При дифференциальном тактировании все равно считается, что FSB=100MHz, а не 200.
А сигнал с ноги Y33 естественно задействуется, иначе бы не было воще никаких заморочек с ней.
Почему работает при Y33=Vss? ХЗ, товарищ майор!.. 8)
Причин может быть несколько:
1. Проц. Параметры входных транзисторов диф-каскада таковы, что при Y33=0 он еще работоспособен. Ведь там ИМХО стоят полевые транзисторы.
2. Мать. Сигнал BCLK разогнан запредельно и имеет выбросы в отрицательную область пиковых значений. Плюс пункт 1 => имеем нормальное переключение диф-каскада.
3. Линия тактирования BCLK реализована по-разному на разных матерях. Кто-нить может точно сказать как? Гадание на кофейной гуще толку не добавит. Давайте обсуждать реальные электрические схемы.
4. А Y33 реально тестером звонится на землю?.. Дикость, конечно, но исключать не следует...