Элементарно, Ватсон... :D Вот, что пишет по

Элементарно, Ватсон...
Вот, что пишет по этим сигналам Intel:
The BCLK (Bus Clock) and BCLK# (for differential clock) signals determines the bus frequency. All processor system bus agents must receive this signal to drive their outputs and latch their inputs on the rising edge of BCLK. For differential clocking, all processor system bus agents must receive this signal to drive their outputs and latch their inputs on the BCLK and BCLK# crossing point.
Сие означает, что:
1. Когда-то давным давно процессоры тактировались по ОДНОЙ линии. Это было просто и дешево. Частоты были низкие, поэтому все работало ОК.
2. С ростом тактовых частот изменялась электрическая схема процев. Они плавно перешли на дифференциальные структуры. Пример: были TTL-структуры, потом ЭСЛ-структуры... Потом доросли и до истоково-связанных структур (на полевых транзисторах). ЭСЛ и ИСЛ - эммитеры или истоки транзисторов соединены вместе и через источник тока (или резистор) сидят на земле. В стоках - резисторы нагрузочные (реально теперь тоже источники тока) на питание. Вот элементарная структура дифференциального логического элемента НЕ. Пишу упрощенно, на самом деле схема сложнее. И эта структура лежит в основе ВСЕГО процессора.

3. Такая фигня очень хорошо работает на высоких частотах и при низких напряжениях. Как аналог и наглядный пример можно рассмотреть витую пару. Там тоже дифференциальные сигналы для помехоустойчивости на "высоких частотах".
4. Такой каскад работает проще некуда. На один вход подается прямой сигнал, на другой - инверсный. Естественно одной частоты, но противофазные. Если они будут синфазны - каскад работать не будет - отличное подавление синфазных помех!!! При питании проца 1,5В и токах 20-30А - это очень важный момент (мощные помехи по земляной шине).
5. Если на один вход (любой из них!!!) подать не тактовый сигнал, а просто напряжение равное среднему арифметическому (или около того) от пиковых значений сигнала на другом входе, то каскад тоже будет нормально работать!!
6. Если частоты сигналов равны по 100МГц на линию, то каскад все равно работает на 100 МГц!!! Это не DDR!! Тут такие рассуждения не применимы ни в коем случае.
7. Есть одна тонкость. Если тактировать по одной линии, то для стабильной работы очень важно иметь требуемую крутизну фронтов сигнала. Интел всегда оговаривает этот момент особо. В случае с Туликом вычисляется крутизна фронтов при переходе сигнала через среднюю точку, т.е. 1,25В!! Почему 1,25В? Элементарно! Интел требует тактировать (при односигнальном методе) проц сигналом с уровнями от 0,3 до 2,2В как минимум (см. даташиты). 0,3+2,2В делим пополам = 1,25В Именно в этой точке крутизна фронтов МАКСИМАЛЬНА!!! Что есть полный рулез для проца
8. Если BCLK не равен точно 1,25В. Все равно он будет работать! В принципе от нуля и до 3,1В. НО!! При этом крутизна фронтов будет существенно ниже! То есть не гарантируется его работа но высоких частотах (может воще не запускаться). Учти, что тактовый сигнал поступает с матери. А как там он формируется? Абы как!.. Его размах может быть меньше 3,1В. Форма сигнала может (и так оно и есть!) приближаться не к меандру (идеальный случай), а к синусоиде. Кстати, на этой шине висит (по даташитам) конденсатор (читай паразитная емкость) для подавления помех...
Так что подавать на Y33 можно все, что угодно, но надо учитывать и мамку... Теоретически: от 0,92 до 2,4В. Оставлять свободный этот вход - очень плёхо... Садить его на "землю" в принципе можно (если работает). Иногда за счет особенностей топологии печати на маме, по тактовой линии получаем нехилые выбросы ниже уровня "земли" - вот оно и работает.
У меня Y33=Vtt. И пашет! На всякий случай подал через резистор 330 Ом.
Если в лом делать делитель, а стабильность "не очень" при таком включении, то можно попробовать повесить на Vtt несколько кондеров прямо на slotkete. Я припаял на всякий случай три тантала 100мкФХ6В - выпаял из старой мамки. И на Y33 керамический повесить - 0,01-0,1мкФ.
Так что тут немерянное поле для экспериментов!! Удачи!!