При этой косвенной связи подтяжки по VIDI быть не должно?
По идее - должна быть. Но не потому, что у этих выводов MIO есть функции GPIO с OD.
Хотя с формальной точки зрения - может и не быть по причине push-pull выводов VIDx процессора. Но при этом возникнет вопрос помех, например. В design guide Intel в явном виде предлагает ставить подтягивающие резисторы для указания начального состояния линий.
makarog писал(-а):
под прямой связью имею в виду связь процессор - SIO посредством VID
Тогда мое сообщение выше придется читать по другому.
Я подразумеваю под "прямой" связью наличие соединения между процессором и ШИМом (как вариант - с дополнительным контролем от MIO, но у MIO в таком варианте только один комплект выводов VIDx). А под "косвенной" связью подразумеваю отсутствие соединения между процессором и ШИМом - MIO выступает посредником и имеет два комплекта выводов VIDx (входные VIDIx и выходные VIDOx).
Хотя с формальной точки зрения - может и не быть по причине push-pull выводов VIDx процессора. Но при этом возникнет вопрос помех, например. В design guide Intel в явном виде предлагает ставить подтягивающие резисторы для указания начального состояния линий.
Я подразумеваю под "прямой" связью наличие соединения между процессором и ШИМом (как вариант - с дополнительным контролем от MIO, но у MIO в таком варианте только один комплект выводов VIDx). А под "косвенной" связью подразумеваю отсутствие соединения между процессором и ШИМом - MIO выступает посредником и имеет два комплекта выводов VIDx (входные VIDIx и выходные VIDOx).